



REC'D 07 OCT 2003

WIPO PCT

**Prioritätsbescheinigung über die Einreichung  
einer Patentanmeldung**

**Aktenzeichen:**

102 43 564.2

**Anmeldetag:**

19. September 2002

**Anmelder/Inhaber:**

Siemens Aktiengesellschaft, München/DE

**Bezeichnung:**

Schaltungsanordnung zur Mittelwertbildung

**IPC:**

G 01 R, G 01 D

**PRIORITY DOCUMENT**  
SUBMITTED OR TRANSMITTED IN  
COMPLIANCE WITH  
RULE 17.1(a) OR (b)

Die angehefteten Stücke sind eine richtige und genaue Wiedergabe der ursprünglichen Unterlagen dieser Patentanmeldung.

München, den 28. August 2003  
Deutsches Patent- und Markenamt  
Der Präsident  
Im Auftrag

Stemme



## Beschreibung

## Schaltungsanordnung zur Mittelwertbildung

- 5 Die Erfindung betrifft eine Schaltungsanordnung zur Mittelwertbildung gemäß dem Oberbegriff des Anspruchs 1.

10 In der Kraftfahrzeugtechnik werden zur Steuerung eines automatischen Getriebes bekanntermaßen Magnetventile eingesetzt, die mit einem pulsweitenmodulierten Stromsignal angesteuert werden. Hierbei wird der zeitliche Mittelwert des Stroms erfasst, um das Regelverhalten des Magnetventils innerhalb einer Regelstrecke optimieren zu können.

15 Hierzu werden bislang herkömmliche analoge Tiefpassfilter verwendet, die Wechselspannungsanteile aus dem Stromsignal weitgehend ausfiltern und den Gleichanteil als Mittelwert ausgeben.

20 Nachteilig an der bekannten Mittelwertbildung durch analoge Filter ist zum einen die Einschwingzeit derartiger Filter, so dass der Mittelwert in der Regel erst nach einigen Perioden der Pulsweitenmodulation zur Verfügung steht.

25 Zum anderen ist die Mittelwertbildung durch analoge Filter auch relativ ungenau, was ebenfalls unerwünscht ist.

30 Der Erfindung liegt also die Aufgabe zugrunde, eine Schaltungsanordnung zu schaffen, die eine möglichst schnelle und genaue Mittelwertbildung ermöglicht.

Die Aufgabe wird, ausgehend von einer bekannten Schaltungsanordnung gemäß dem Oberbegriff des Anspruchs 1, durch die kennzeichnenden Merkmale des Anspruchs 1 gelöst.

35 Die Erfindung umfasst die allgemeine technische Lehre, zwischen dem Signaleingang und dem Signalausgang der Schaltungs-

anordnung einen Summierer oder einen Zähler für die Mittelwertbildung vorzusehen.

Vor der eigentlichen Mittelwertbildung wird das auszuwertende Eingangssignal also vorzugsweise zunächst digitalisiert, so dass die Mittelwertbildung ohne die dynamischen Probleme analoger Filter im Digitalbereich erfolgen kann.

In einer bevorzugten Ausführungsform der Erfindung ist der Summierer bzw. Zähler eingangsseitig mit einem Sigma-Delta-Modulator verbunden, der das auszuwertende Eingangssignal einer Sigma-Delta-Modulation unterzieht und das auf diese Weise modulierte Signal dem Summierer bzw. Zähler zuführt. Derartige Sigma-Delta-Modulatoren sind beispielsweise aus NORSWORTHY/SCHREIER/TEMES: "Delta-Sigma Data Converters" (IEEE Press), aus CANDY/TEMES: "Oversampling Delta-Sigma Data Converters : Theory, Design and Simulation" (IEEE Press) sowie aus ENGELLEN/PLASSCHE: "Bandpass Sigma Delta Modulators" (Kluwer Academic Publishers) bekannt, deren Inhalt der vorliegenden Beschreibung hinsichtlich der Auslegung des Sigma-Delta-Modulators in vollem Umfang zuzurechnen ist.

Der Sigma-Delta-Modulator sollte hierbei mit einer Taktfrequenz bzw. Abtastrate arbeiten, die größer als die Nyquist-Rate des Eingangssignals ist, damit eine Überabtastung erfolgt und keine Signalinformationen des Eingangssignals verloren gehen.

Bei einem periodischen Eingangssignal ist es weiterhin vorteilhaft, wenn stets dasselbe Zeitfenster des Eingangssignals ausgewertet wird. Dies ist sinnvollerweise die einfache oder vielfache Periodendauer des Eingangssignals. Der Zähler weist deshalb vorzugsweise einen Rücksetzeingang auf, dem ein Steuersignal zugeführt wird, das beispielsweise von einem Mikrocontroller erzeugt wird. Vorzugsweise stehen das Steuersignal und das auszuwertende Eingangssignal in einer zeitlich kon-

stanten Phasenbeziehung zueinander, damit stets dasselbe Zeitfenster des Eingangssignals ausgewertet wird.

Bei einem periodischen Eingangssignal ist es weiterhin vorteilhaft, wenn das Eingangssignal und das Taktsignal des Sigma-Delta-Modulators in einer zeitlich konstanten Phasenbeziehung zueinander stehen, damit stets dasselbe Zeitfenster des Eingangssignals ausgewertet wird. Vorzugsweise wird das Eingangssignal für den Sigma-Delta-Modulator deshalb aus dem auszuwertenden Taktsignal abgeleitet, wozu beispielsweise ein herkömmlicher Mikrocontroller verwendet werden kann.

Weiterhin ist zu erwähnen, dass der Sigma-Delta-Modulator wahlweise analog oder digital ausgeführt sein kann.

Vorzugsweise weist der Sigma-Delta-Modulator eingangsseitig einen Addierer bzw. einen Subtrahierer, einen Integrator sowie ausgangsseitig einen Komparator auf, wobei der Ausgang des Komparators in einer Rückkopplungsschleife auf einen Eingang des Addierers bzw. Subtrahierers zurückgeführt ist.

Der Integrator des Sigma-Delta-Modulators kann beispielsweise als Integrator erster Ordnung ausgeführt sein, jedoch können auch Integratoren höherer Ordnung in dem Sigma-Delta-Modulator verwendet werden, wodurch sich vorteilhaft eine höhere Auflösung erreichen lässt.

Der ausgangsseitig in dem Sigma-Delta-Modulator angeordnete Komparator weist eine vorgegebene Entscheidungsschwelle auf, die vorzugsweise einem Nullpegel des Eingangssignals entspricht. Beim Überschreiten der Entscheidungsschwelle gibt der Komparator vorzugsweise einen positiven Pegel aus, wohingegen der Komparator beim Unterschreiten der Entscheidungsschwelle vorzugsweise einen negativen Pegel ausgibt.

In einer bevorzugten Ausführungsform der Erfindung wird der Ausgang des Komparators in der Rückkopplungsschleife nicht

direkt auf den Eingang des Addierers bzw. Subtrahierers zurückgeführt, sondern zur Ansteuerung eines Schaltelements verwendet, das wahlweise ein erstes Referenzsignal oder ein zweites Referenzsignal auf den Eingang des Addierers bzw. Subtrahierers schaltet. Dies ist vorteilhaft, da das Ausgangssignal des Komparators Ungenauigkeiten aufweisen kann, die auf diese Weise nicht zurückgekoppelt und somit unterdrückt werden. Die Referenzsignale können dagegen durch Referenzsignalquellen mit hoher Genauigkeit und Konstanz erzeugt werden, so dass die Genauigkeit der Mittelwertbildung durch diese indirekte Rückkopplung erhöht wird.

In einer anderen Variante der Erfindung ist dagegen kein Sigma-Delta-Modulator erforderlich, wobei eingangsseitig ein Analog/Digital-Wandler vorgesehen ist, der das auszuwertende analoge Eingangssignal abtastet, in ein Digitalsignal umwandelt und anschließend direkt oder indirekt dem Summierer bzw. dem Zähler zugeführt. Aus der Anzahl der vorangegangenen Abtastungen und dem Ausgangssignal des Summierers bzw. Zählers kann dann in einfacher Weise der zeitliche Mittelwert des Eingangssignals bestimmt werden, indem das Ausgangssignal des Summierers durch die Anzahl der aufaddierten Abtastwerte geteilt wird.

Der Analog/Digital-Wandler sollte hierbei ebenfalls mit einer Abtastrate arbeiten, die größer als die Nyquist-Rate des Eingangssignals ist, damit eine Überabtastung erfolgt und keine Signalinformationen des Eingangssignals verloren gehen.

Bei einem bandbegrenzten Eingangssignal mit einer vorgegebenen oberen Grenzfrequenz ist die Taktfrequenz des Analog-/Digitalwandlers deshalb vorzugsweise ein ganzzahliges Vielfaches der Grenzfrequenz des auszuwertenden Eingangssignals, wobei eine Überabtastung mit einem Faktor von 16, 32 oder 64 vorteilhaft ist, um einen ausreichenden Signal/Rauschabstand zu erzielen.

Bei einem periodischen Eingangssignal ist es weiterhin vorteilhaft, wenn stets dasselbe Zeitfenster des Eingangssignals abgetastet wird. Der Summierer weist deshalb vorzugsweise einen Rücksetzeingang auf, dem ein Steuersignal zugeführt wird, das beispielsweise von einem Mikrocontroller erzeugt wird. Vorzugsweise stehen das Steuersignal und das auszuwertende Eingangssignal in einer zeitlich konstanten Phasenbeziehung zueinander, damit stets dasselbe Zeitfenster des Eingangssignals ausgewertet wird.

In den beiden vorstehend beschriebenen Varianten mit einem Sigma-Delta-Modulator einerseits und mit einem schneller Analog/Digital-Wandler andererseits ist ausgangsseitig vorzugsweise ein Ausgangsregister vorgesehen, das den Mittelwert zwischenspeichert, bis der nächste Mittelwert berechnet wurde.

Die erfindungsgemäße Schaltungsanordnung eignet sich vorzugsweise zur Mittelwertbildung bei Strom- und Spannungssignalen in der Kraftfahrzeugtechnik. Beispielsweise kann das auszuwertende Eingangssignal - wie schon eingangs angedeutet wurde - ein Stromsignal sein, mit dem ein Magnetventil angesteuert wird.

Weiterhin ist zu erwähnen, dass die erfindungsgemäße Schaltungsanordnung nicht notwendigerweise als separate Schaltung ausgeführt sein muss. Es ist vielmehr auch möglich, dass die erfindungsgemäße Schaltungsanordnung Bestandteil einer komplexen elektronischen Schaltung ist, die neben der Mittelwertbildung auch andere Funktionen erfüllt.

Andere vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen enthalten oder werden nachstehend zusammen mit der Beschreibung der bevorzugten Ausführungsbeispiele der Erfindung anhand der Zeichnungen erläutert. Es zeigen:

Figur 1 ein Schaltbild einer erfindungsgemäßen Schaltungsanordnung mit einem Sigma-Delta-Modulator zur Mittelwertbildung sowie

Figur 2 ein Schaltbild einer alternativen Schaltungsanordnung mit einem schnellen Analog/Digital-Wandler anstelle eines Sigma-Delta-Modulators.

Die in Figur 1 dargestellte Schaltungsanordnung kann beispielsweise in einer elektronischen Getriebesteuerung eines Kraftfahrzeugs eingesetzt werden, um den zeitlichen Mittelwert eines Stromsignals  $s$  zu ermitteln.

Hierzu weist die erfindungsgemäße Schaltungsanordnung einen Signaleingang 1 auf, an dem das auszuwertende Stromsignal  $s$  anliegt.

Dem Signaleingang 1 ist ein Sigma-Delta-Modulator 2 nachgeschaltet, der analog aufgebaut ist und aus einem Addierer 3, einem Integrator 4 und einem Komparator 5 besteht.

Der Addierer 3 weist einen nicht-invertierenden Eingang auf, der mit dem Signaleingang 1 der erfindungsgemäßen Schaltungsanordnung verbunden ist und das Eingangssignal  $s$  aufnimmt.

Weiterhin weist der Addierer 3 einen invertierenden Eingang auf, der über ein Schaltelement 6 wahlweise mit einer von zwei Referenzsignalquellen 7, 8 verbunden werden kann. Die Referenzsignalquelle 7 erzeugt hierbei ein Referenzsignal Neg\_Ref mit einer negativen Polarität, wohingegen die Referenzsignalquelle 8 ein Referenzsignal Pos\_Ref mit einer positiven Polarität erzeugt.

Die Ansteuerung des Schaltelements 6 erfolgt in Abhängigkeit von dem Signal, das am Ausgang des Komparators 5 erscheint. Hierzu weist das Schaltelement 6 einen Steuereingang auf, der mit dem Ausgang des Komparators 5 verbunden ist.

Falls das Ausgangssignal des Komparators 5 eine positive Polarität aufweist, so verbindet das Schaltelement 6 den invertierenden Eingang des Addierers 3 mit der Referenzsignalquelle 8.

5

Falls das Ausgangssignal des Komparators 5 dagegen eine negative Polarität aufweist, so verbindet das Schaltelement 6 den invertierenden Eingang des Addierers 3 mit der Referenzsignalquelle 7.

10

Diese indirekte Rückkopplung des Komparatorausgangs auf den invertierenden Eingang des Addierers bietet gegenüber einer direkten Rückkopplung den Vorteil, dass die Referenzsignalquellen 7, 8 ein wesentlich genaueres und zeitliches konstanteres Signal erzeugen können, wohingegen das Ausgangssignal des Komparators 5 Ungenauigkeiten aufweist.

15

Ausgangsseitig ist der Addierer 3 mit dem Eingang des Integrators 4 verbunden, wobei der Integrator 4 ein Integrator erster Ordnung ist, um eine einfache schaltungstechnische Realisierung zu ermöglichen.

20

Der Integrator 4 ist ausgangsseitig wiederum mit dem Komparator 5 verbunden, der das Ausgangssignal des Integrators 4 mit einer Entscheidungsschwelle vergleicht, die einem Null-Pegel des Eingangssignals  $s$  entspricht.

25

Beim Überschreiten der Entscheidungsschwelle gibt der Komparator 5 ein Ausgangssignal mit einer positiven Polarität aus, so dass der Schalter 6 den invertierenden Eingang des Addierers 3 mit der Referenzsignalquelle 8 verbindet.

30

Beim Unterschreiten der Entscheidungsschwelle gibt der Komparator 6 dagegen ein Ausgangssignal mit einer negativen Polarität aus, so dass der Schalter 6 den invertierenden Eingang des Addierers 3 mit der Referenzsignalquelle 7 verbindet.

35



Die Ansteuerung des Schalters 6 und eines Zählers 10 durch den Komparator 5 erfolgt hierbei taktgesteuert durch ein Taktsignal CLK, das von einem Mikrocontroller erzeugt wird und an einem Takteingang 9 anliegt. Die Taktfrequenz  $f_{CLK}$  des Taktsignals CLK ist hierbei  $2^n$  mal so groß wie die Grenzfrequenz  $f_s$  des bandbegrenzten Eingangssignals  $s$ , wobei  $n$  ganzzahlig und größer oder gleich 1 ist. Dies ist sinnvoll, damit eine Überabtastung gegeben ist und keine Signalinformationen verloren gehen.

Ausgangsseitig ist der Sigma-Delta-Modulator 2 mit einem Freigabe-Eingang ENABLE des Zählers 10 verbunden. Ein High-Pegel an dem Freigabe-Eingang ENABLE ermöglicht also einen Zählvorgang, bei dem der Zählerstand in dem Zähler 10 inkrementiert wird.

Weiterhin weist der Zähler 10 einen Takteingang CLOCK auf, der mit dem Takteingang 9 verbunden ist und somit ebenfalls durch das Taktsignal CLK angesteuert wird.

Darüber hinaus hat der Zähler einen Rücksetzeingang RESET, der mit einem Steuersignal CTRL beaufschlagt wird, wobei das Steuersignal CTRL an einem Steuereingang 11 anliegt und von einem Mikrocontroller erzeugt. Hierbei ist zu erwähnen, dass das Steuersignal CTRL von dem Mikrocontroller so erzeugt wird, das stets eine konstante Phasenbeziehung zwischen dem Eingangssignal  $s$  und dem Steuersignal CTRL besteht. Auf diese Weise wird erreicht, dass jeweils dasselbe Zeitfenster des periodischen Eingangssignals  $s$  ausgewertet wird, da der Zähler 10 von dem Steuersignal CTRL zurückgesetzt wird.

Der Zählerstand des Zählers 10 gibt also den zeitlichen Mittelwert des Eingangssignals  $s$  während der laufenden Periode der Pulsweitenmodulation wieder.

Ausgangsseitig ist der Zähler 10 mit einem Ausgangsregister 12 verbunden, das den Zählerstand während der nächsten Perio-

de zwischenspeichert. Am Ende der nächsten Periode wird dann der neue Zählerstand in das Ausgangsregister übernommen. Die Übernahme des Zählerstands in das Ausgangsregister 12 wird hierbei durch einen Steuereingang LATCH gesteuert, an dem das  
5 Steuersignal CTRL anliegt.

An einem Signalausgang 13 gibt die erfindungsgemäße Schaltungsanordnung schließlich ein Ausgangssignal g aus, das den zeitliche Mittelwert des Eingangssignals s während der letzten  
10 Perioden wiedergibt.

Das in Figur 2 dargestellte Schaltbild zeigte ein weiteres Ausführungsbeispiel einer erfindungsgemäßen Schaltungsanordnung zur Mittelwertbildung, bei dem auf einen Sigma-Delta-  
15 Modulator verzichtet werden kann.

Diese Schaltungsanordnung weist zur Aufnahme eines auszuwertenden Eingangssignals s einen Signaleingang 14 auf, wobei es sich bei dem Eingangssignal s beispielsweise um ein Stromsignal einer elektronischen Getriebesteuerung in einem PKW handeln kann.  
20

Das Eingangssignal s wird einem Abtasteingang ANALOG IN eines Analog/Digital-Wandlers 15 zugeführt, der aus dem Eingangssignal s ein Digitalsignal  $Q_1 \dots Q_n$  mit einer Breite von n Bit erzeugt.  
25

Der Analog/Digital-Wandler 15 wird hierbei durch ein Taktsignal CLK getaktet, das an einem Takteingang CLOCK des Analog/Digital-Wandlers 15 anliegt und die Abtastrate festlegt.  
30

Das Taktsignal CLK wird von einem Mikrocontroller erzeugt, der zur Vereinfachung nicht dargestellt ist, wobei die Taktfrequenz des Taktsignals CLK wesentlich größer ist als die Grenzfrequenz des bandbegrenzten Eingangssignals s, damit eine Überabtastung gegeben ist und keine Signalinformationen verloren gehen. In diesem Ausführungsbeispiel ist die Takt-  
35

frequenz des Taktsignals 32 mal so groß wie die Grenzfrequenz des Eingangssignals  $s$ , woraus sich auch ein guter Signal/Rausch-Abstand ergibt.

5 Ausgangsseitig ist der Analog/Digital-Wandler 15 mit einem Summierer 16 verbunden, der die eingangsseitig aufgenommenen Digitalsignale  $Q_1 \dots Q_n$  aufsummiert und ausgangsseitig ein entsprechendes Digitalsignal  $Q_1 \dots Q_{n+m}$  mit einer Wortlänge von  $n+m$  Bit ausgibt.

10

Der Summierer 16 wird hierbei ebenfalls von dem Taktsignal CLK getaktet, so dass sämtliche Digitalsignale  $Q_1 \dots Q_n$  aufsummiert werden, die von dem Analog/Digital-Wandler 15 abgetastet werden.

15

Weiterhin weist der Summierer 16 einen Rücksetzeingang RESET auf, dem ein Steuersignal CTRL zugeführt wird, das von dem nicht dargestellten Mikrocontroller erzeugt wird. Hierbei ist wiederum zu erwähnen, dass das Steuersignal CTRL von dem Mikrocontroller so erzeugt wird, das stets eine konstante Phasenbeziehung zwischen dem Eingangssignal  $s$  und dem Steuersignal CTRL besteht. Auf diese Weise wird erreicht, dass jeweils dasselbe Zeitfenster des periodischen Eingangssignals  $s$  ausgewertet wird, da der Summierer 16 von dem Steuersignal CTRL zurückgesetzt wird. Am Ausgang des Summierers 16 erscheint also die Summe  $Q_1 \dots Q_{n+m}$  sämtlicher Digitalsignale  $Q_1 \dots Q_n$  während der jeweils laufenden Periode.

20

25

Ausgangsseitig ist der Summierer 16 mit einem Ausgangsregister 17 verbunden, das die ermittelte Summe während der nächsten Periode zwischenspeichert. Am Ende der nächsten Periode wird dann der neue Summenwert in das Ausgangsregister 17 übernommen. Die Übernahme des neuen Summenwerts von dem Summierer 16 in das Ausgangsregister 17 wird hierbei durch einen Steuereingang LATCH gesteuert, an dem das Steuersignal CTRL anliegt.

30

35

Ausgangsseitig gibt das Ausgangsregister 17 dann an einem Signalausgang 18 ein Ausgangssignal  $Q_1...Q_{n+m}$  aus, das die Summe der Abtastwerte während der letzten Periode wiedergibt. Daraus kann dann in Verbindung mit der Anzahl der Abtastungen bzw. der Abtastrate der zeitliche Mittelwert während der letzten Periode berechnet werden.

Die Erfindung ist nicht auf die vorstehend beschriebenen bevorzugten Ausführungsbeispiele beschränkt. Vielmehr ist eine Vielzahl von Varianten und Abwandlungen möglich, die ebenfalls von dem Erfindungsgedanken Gebrauch machen und deshalb in den Schutzbereich fallen.

## Patentansprüche

1. Schaltungsanordnung zur Bestimmung des Mittelwerts eines Eingangssignals (s), mit

5 einem Signaleingang (1, 14) zur Aufnahme des Eingangssignals (s) und

10 einem Signalausgang (13, 18) zur Ausgabe eines den Mittelwert des Eingangssignals (s) wiedergebenden Ausgangssignals (g,  $Q_1 \dots Q_{n+m}$ ),

d a d u r c h g e k e n n z e i c h n e t,

15 dass zwischen dem Signaleingang (1, 14) und dem Signalausgang (13, 18) zur Mittelwertbildung ein Zähler (10) oder ein Summierer (16) angeordnet ist.

2. Schaltungsanordnung nach Anspruch 1,  
20 d a d u r c h g e k e n n z e i c h n e t,  
dass der Summierer (16) oder der Zähler (10) eingangsseitig mit einem Sigma-Delta-Modulator (2) verbunden ist.

3. Schaltungsanordnung nach Anspruch 2,  
25 d a d u r c h g e k e n n z e i c h n e t,  
dass der Sigma-Delta-Modulator (2) einen Addierer (3) oder einen Subtrahierer, einen Integrator (4) und einen Komparator (5) sowie eine Rückkopplungsschleife von dem Ausgang des Komparators (5) auf den Eingang des Addierers (3) oder Subtrahierers aufweist.  
30

4. Schaltungsanordnung nach Anspruch 3,  
d a d u r c h g e k e n n z e i c h n e t,  
dass in der Rückkopplungsschleife des Sigma-Delta-Modulators  
35 (2) ein Schaltelement (6) angeordnet ist, das von dem Ausgang des Komparators (5) angesteuert wird und in Abhängigkeit von dem Ausgang des Komparators (5) ein erstes Referenzsignal

(Pos\_Ref) oder ein zweites Referenzsignal (Neg\_Ref) mit dem Eingang des Addierers (3) oder des Subtrahierers verbindet.

5. Schaltungsanordnung nach mindestens einem der vorhergehenden Ansprüche,

5     dadurch gekennzeichnet,  
dass der Summierer (16) oder der Zähler (10) einen Takteingang (CLOCK) aufweist, an dem ein Taktsignal (CLK) mit einer vorgegebenen Taktfrequenz anliegt.

10     6. Schaltungsanordnung nach mindestens einem der vorhergehenden Ansprüche,

   dadurch gekennzeichnet,  
dass der Summierer (16) eingangsseitig mit einem Analog/Digital-Wandler (15) verbunden ist, der einen Takteingang (CLOCK) aufweist, an dem ein Taktsignal (CLK) mit einer vorgegebenen Taktfrequenz anliegt.

7. Schaltungsanordnung nach Anspruch 5 und/oder Anspruch 6,

20     dadurch gekennzeichnet,  
dass das Eingangssignal (s) bandbegrenzt ist und eine vorgegebene Grenzfrequenz aufweist, wobei die Taktfrequenz ein ganzzahliges Vielfaches der Grenzfrequenz ist.

25     8. Schaltungsanordnung nach mindestens einem der vorhergehenden Ansprüche,

   dadurch gekennzeichnet,  
dass der Summierer (16) oder der Zähler (10) einen Rücksetzeingang (RESET) aufweist, an dem ein Steuersignal (CTRL) anliegt, wobei das Steuersignal (CTRL) und das Eingangssignal (s) die gleiche Grundfrequenz und/oder die gleiche Phasenlage und/oder eine konstante Phasenbeziehungen zueinander aufweisen.

9. Schaltungsanordnung nach Anspruch 8,  
dadurch gekennzeichnet,  
dass das Taktsignal (CLK) und das Steuersignal (CTRL) eine  
zeitlich konstante Phasenbeziehung zueinander aufweisen.

5

10. Schaltungsanordnung nach mindestens einem der vorherge-  
henden Ansprüche,

dadurch gekennzeichnet,

dass der Summierer (16) oder Addierer oder der Zähler (10)

10. ausgangsseitig mit einem Ausgangsregister (12, 17) verbunden  
ist.

11. Schaltungsanordnung nach Anspruch 10,

dadurch gekennzeichnet,

15. dass das Ausgangsregister (12, 17) einen Steuereingang  
(LATCH) zur Steuerung der Datenaufnahme aufweist, wobei an  
dem Steuereingang (LATCH) das Steuersignal (CTRL) anliegt.

## Zusammenfassung

## Schaltungsanordnung zur Mittelwertbildung

5 Schaltungsanordnung zur Bestimmung des Mittelwerts eines Eingangssignals (s), mit einem Signaleingang (1) zur Aufnahme des Eingangssignals (s) und einem Signalausgang (13) zur Ausgabe eines den Mittelwert des Eingangssignals (s) wiedergebenden Ausgangssignals (g). Es wird vorgeschlagen, dass zwischen dem Signaleingang (1) und dem Signalausgang (13) zur Mittelwertbildung ein Zähler (10) angeordnet ist, der vorzugsweise von einem Sigma-Delta-Modulator (2) angesteuert wird.

15 (Figur 1)






Fig. 1




Fig. 2

**This Page is Inserted by IFW Indexing and Scanning  
Operations and is not part of the Official Record**

**BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☒ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: \_\_\_\_\_

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.**